

تصميم وحدة التحكم

Control Unit (2)

م. عبير ميا م. مصعب خباز

محتوى مجاني غير مخصص للبيع التجاري

بنيان الحاسوب 2

2/11/2022

RB Informatics;

تكملة حل السؤال من المحاضرة السابقة

اكتب مراحل تنفيذ التعليمات التسعة السابقة بلغة نقل السجلات (RTL (Register Transfer Language)

$F_1: AR \leftarrow PC$
 $F_2: DR \leftarrow M[AR]; PC \leftarrow PC + 1$
 $F_3: IR \leftarrow DR(op); AR \leftarrow DR(x)$

والآن بعد أن تعرفنا على مرحلة جلب
التعليمة *fetch* والتي تمر بثلاث مراحل

1. $MOV_R \Leftrightarrow R \leftarrow AC$
2. $SUB_R \Leftrightarrow AC \leftarrow AC - R$
3. $OR_R \Leftrightarrow AC \leftarrow AC \text{ or } R$
4. $LDR_D\ x \Leftrightarrow R \leftarrow M[x]$
5. $STAC_D\ x \Leftrightarrow M[x] \leftarrow AC$
6. $STR_ID\ x \Leftrightarrow M[M[x]] \leftarrow R$
7. $SUB_D\ x \Leftrightarrow AC \leftarrow AC - M[x]$
8. $JMP_D\ x \Leftrightarrow \text{Jump to direct address}$
9. $NOP \Leftrightarrow \text{No Operation (Do Nothing)}$

■ وعلمنا بأن جميع التعليمات تمر بهذه المراحل
الثلاث لجلبها من الذاكرة.

■ الآن سنقوم بمعرفة عدد مراحل كل تعليمة من
التعليمات التسعة السابقة ونقصد هنا بعدد
مراحل التعليمة أي عدد تعليمات *fetch*
بالإضافة إلى عدد مراحل تنفيذ هذه التعليمة.

عدد مراحل التعليمة = 3 (*fetch*) + عدد مراحل التنفيذ

تذكر

- أي عنوان ذاكرة يجب التعامل معه عن طريق AR .
- أي قيمة نقوم بجلبها من الذاكرة أو كتابتها بالذاكرة (*data*) يجب أن تمر على DR .

$MOV_R: R \leftarrow AC$

1.

في هذه التعليمة سنقوم فقط بنقل محتوى المراكم AC إلى السجل R أيّ ستنفذ في مرحلة واحدة بالإضافة إلى 3 مراحل الـ $fetch$ (فتكون عدد مراحل التعليمة $MOV_R = 4$ مراحل)

$SUB_R: AC \leftarrow AC - R$

2.

بالبداية سيكون عدد مراحل هذه التعليمة 3 وهي عدد مراحل الـ $fetch$ ولكن نلاحظ بأن هذه المراحل غير كافية لأن التعليمة لم تنفذ بعد فمرحلة التنفيذ تتلخص بطرح محتوى السجل R من المراكم AC ووضعها في الـ AC (فتكون عدد مراحل تعليمة $SUB_R = 4$ مراحل).

$OR_R: AC \leftarrow AC \text{ or } R$

3.

كما فعلنا في التعليمة السابقة سنجد أن مراحل هذه التعليمة هي 4 أيضاً.

■ ملاحظة: في التعليمات السابقة لم نستخدم AR أو DR لأن التعديلات ستكون على السجلات فقط لم نضطر للوصول للذاكرة بالإضافة إلى أن مرحلة تنفيذ التعليمة كانت على مرحلة واحدة.

$LDR_D\ x: R \leftarrow M[x]$

4.

بالإضافة إلى مراحل الـ $fetch$ ستكون مراحل تنفيذ التعليمة على الشكل: $LDR_D_1: DR \leftarrow M[AR]$
 $LDR_D_2: R \leftarrow DR$

هنا قمنا باستبدال x (عنوان الذاكرة) بـ AR لماذا؟؟ (لأن أيّ عنوان ذاكرة نتعامل معه عن طريق AR) ومن ثم وضعنا محتوى عنوان الذاكرة (الـ $data$) في DR (أيّ قيمة نقوم بجلبها أو وضعها في الذاكرة يكون عن طريق الـ DR) ومن ثم نضع محتوى الـ DR في السجل R لإكمال تنفيذ التعليمة.

الآن نجد بأنه لدينا مرحلتين تنفيذ بالإضافة إلى مراحل الـ $fetch \Leftarrow$ عدد مراحل تعليمة $LDR_D = 5$ مراحل.

$STAC_D\ x: M[x] \leftarrow AC$

5.

مراحل التنفيذ على الشكل:

$STAC_D_1: DR \leftarrow AC$
 $STAC_D_2: M[AR] \leftarrow DR$

بداية قمنا بنقل محتوى الـ AC للـ DR لأنها معطيات ونريد وضعها في عنوان في الذاكرة ومن ثم قمنا بنقل محتوى الـ DR لعنوان الذاكرة.

(وبالتالي تكون عدد مراحل التعليمة $STAC_D$ هي 5 مراحل)

$STR_ID\ x: M[M[x]] \leftarrow R$

.6

$STR_ID_1: DR \leftarrow M[AR]$

هنا نجد بأن العنوان غير مباشرة هذا يعني بأن محتوى

$STR_ID_2: AR \leftarrow DR$

$M[M[x]]$ أي $M[x]$ هو أيضاً عنوان ذاكرة بداخله

$STR_ID_3: DR \leftarrow R$

$STR_ID_4: M[AR] \leftarrow DR$

المحتوى الذي نريد استبداله بمحتوى السجل R .

■ **شرح الخطوات:** بداية قمنا بوضع محتوى عنوان الذاكرة في الـ DR ومن ثم قمنا بوضع محتوى الـ DR بالـ AR (وذلك

لأن DR حالياً يحتوي على عنوان ذاكرة) ثم نقوم بوضع محتوى السجل R بالـ DR لأنها معطيات ونريد وضعها في

عنوان ذاكرة ثم نقوم بوضع الـ DR في عنوان الذاكرة المطلوب وبالتالي عدد مراحل التعليم هي 7.

$SUB_D\ x: AC \leftarrow AC - M[x]$

.7

تكون مراحل التنفيذ بالشكل:

$SUB_D_1: DR \leftarrow M[AR]$

$SUB_D_2: AC \leftarrow AC - DR$

نقوم بوضع محتوى عنوان الذاكرة $M[AR]$ في الـ DR (قيمة قمنا ب جلبها من الذاكرة) ومن ثم قمنا بطرح محتوى

الـ DR من المراكم AC ومن ثم وضع الناتج في AC .

فتكون عدد مراحل هذه التعليم هي 5 مراحل.

$JMP_D\ x: \text{Jump to direct address}$

.8

$JMP_D_1: DR \leftarrow M[AR]$

$JMP_D_2: PC \leftarrow DR(x)$

هنا العنوان مباشرة أي $M[x]$ فتكون مراحل التنفيذ بالشكل:

قمنا بوضع محتوى عنوان الذاكرة $M[AR]$ في الـ DR ومن ثم نقلنا محتوى الـ DR للـ PC فتكون عدد المراحل

تساوي 5 مراحل.

تختلف تعليمات JMP بحسب نوع العنوان في التعليم السابقة كانت العنوان مباشرة أما في حال كانت العنوان فورية

فسيكون عدد المراحل يساوي 4 مراحل.

$JMP\ 64: PC \leftarrow 64$

ستكون مراحل التعليم هي تعليمات التنفيذ (وضع الثابت 64 في الـ PC) بالإضافة إلى تعليمات $fetch \Leftarrow 4$ مراحل

$JMP: PC \leftarrow DR(x)$

أما في حال كانت العنوان غير مباشرة $JMP ID x$ أي $M[M[x]]$

$JMP_ID_1: DR \leftarrow M[AR]$

$JMP_ID_2: AR \leftarrow DR$

$JMP_ID_3: DR \leftarrow M[AR]$

$JMP_ID_4: PC \leftarrow DR$

وبالتالي سيكون عدد المراحل هو 7 مراحل.

NOP: No Operation (Do Nothing)

9.

أيضاً مراحل هذه التعليمات ستكون 4 وذلك لأنه أول 3 مراحل هي *fetch* لجلب التعليمات من الذاكرة والمراحل التالية ستكون لتحليل التعليمات وتنفيذها وحفظ النواتج وبالتالي احتجنا هنا لمرحلة رابعة لتحليل التعليمات *Decode* حتى لو لم تكن تقوم بأي شيء كتفويض.

3. بفرض كانت القيم الابتدائية للسجل $PC = 0x01B$ وكان محتوى الكلمة الذاكرة ذات العنوان $0x01B$ هو ترميز التعليمات $LDR_D x$ ما هي قيم السجلات PC, AR, DR, IR خلال كل مرحلة من مراحل جلب وتنفيذ التعليمات $LDR_D 0x01E$ ؟

Address	018	019	01A	01B	01C	01D	01E	01F
Content	901E	001F	01B5	601E	1D05	0020	3020	2011

state	PC	AR	IR	DR	R
$F_1: AR \leftarrow PC$ نسخ محتوى الـ PC للسجل AR	0x01B	0x01B	—	—	—
$F_2: DR \leftarrow M[AR];$ نقل محتوى العنوان AR للسجل DR $PC \leftarrow PC + 1$ زيادة محتوى العداد بمقدار 1	$0x01B + 1$ $= 0x01C$	0x01B	—	0x601E	—
$F_3: IR \leftarrow DR(op);$ $AR \leftarrow DR(x)$	0x01C	0x01E	0x6	0x601E	—
$LDR D_1: DR \leftarrow M[AR]$ وضع محتوى العنوان AR الموجود بالذاكرة (من جدول الذاكرة) بالسجل DR.	0x01C	0x01E	0x6	0x3020	—
$LDR D_2: R \leftarrow DR$ نسخ محتوى السجل DR ووضعه في السجل R.	0x01C	0x01E	0x6	0x3020	0x3020

$0x601E$
 $\underbrace{\hspace{1cm}}_{DR(op)} \quad \underbrace{\hspace{1cm}}_{DR(x)}$
 $0x6 \quad 0x01E$

عندما نجد $M[AR]$ لا ننظر لمحتوى السجل AR في الجدول نقوم بالنظر في جدول الذاكرة على محتوى العنوان AR .

مثال:

في الذاكرة	في الجدول
01E: 3020	AR: 0x01E

ولدينا التعليمة $DR \leftarrow M[AR]$

فتصبح $DR: 0x3020$

وغالباً ما نتعامل مع الـ AR فقط كعنوان ذاكرة وبداخله محتوى أي بالشكل $M[AR]$ ونتعامل معه كسجل كما في التعليمة $AR \leftarrow PC$ أو $AR \leftarrow DR$.

لا ننسى أننا نتعامل بالنظام السداسي عشر بالتالي علينا أن نراعي ذلك في العمليات كالجمع والطرح وغيرها.

في الجدول السطور الثلاثة الأولى نكتبها دائماً وهي عبارة عن تعليمات الـ *fetch* والتي تمر بها كل تعليمة أما بعدها فتختلف التعليمة حسب المطلوب بالسؤال.

4. ارسم مخطط الحالات مع ترميز الحالات.

بداية عدد الحالات = عدد التعليمات *fetch* (أي 3) + عدد مراحل التنفيذ فقط لكل تعليمة (16)

$$2^5 = 32 \Rightarrow 2^4 = 16 \text{ (لا تكفي عدد الحالات) } (\text{☹})$$

عدد الحالات = 19 حالة \Leftarrow الترميز على 5 bit

معادلات الـ *fetch*

- 1) $F_1: AR \leftarrow PC$
- 2) $F_2: DR \leftarrow M[AR]; PC \leftarrow PC + 1$
- 3) $F_3: IR \leftarrow DR(op); AR \leftarrow DR(x)$

عدد مراحل التنفيذ لكل عملية

1) MOV_R	$R \leftarrow AC$	9) STR_ID_2	$AR \leftarrow DR$
2) SUB_R	$AC \leftarrow AC - R$	10) STR_ID_3	$DR \leftarrow R$
3) OR_R	$AC \leftarrow AC \text{ or } R$	11) STR_ID_4	$M[AR] \leftarrow DR$
4) LDR_D_1	$DR \leftarrow M[AR]$	12) SUB_D_1	$DR \leftarrow M[AR]$
5) LDR_D_2	$R \leftarrow DR$	13) SUB_D_2	$AC \leftarrow AC - DR$
6) $STAC_D_1$	$DR \leftarrow AC$	14) JMP_D_1	$DR \leftarrow M[AR]$
7) $STAC_D_2$	$M[AR] \leftarrow DR$	15) JMP_D_2	$PC \leftarrow DR(x)$
8) STR_ID_1	$DR \leftarrow M[AR]$	16) NOP	<i>Do Nothing</i>

ولرسم مخطط الحالات سنقوم باستخدام عدّاداً عوضاً عن القلاب من أجل كل حالة.

العمليات التي سنطبقها على العدّاد

1. الزيادة بمقدار 1 (increment) نستخدمها عند الانتقال من حالة إلى أخرى بحيث تكون الحالات متسلسلة

مثل الانتقال من $F_1 \leftarrow F_2$ حيث عمليات $fetch$ متسلسلة وقريبة لا يمكن أن تسبق حالة أخرى، أو

الانتقال من حالة إلى أخرى ضمن نفس التعليمة.


مثال: $STR_ID_4 \leftarrow STR_ID_3$, $SUB_D_2 \leftarrow SUB_D_1$

2. تحميل قيمة معينة على العداد ($load$) تغيّر قيمة العداد إلى قيمة x وتستخدم بعد مرحلة F_3 للذهاب

للتعليمة المناسبة إذ لا يمكن إضافة 1 لقيمة ترميز F_3 لوجود 9 حالات مختلفة.

3. تصفير العداد ($Reset$) يستخدم بعد الانتهاء من مراحل التعليمة فيجب علينا العودة إلى F_1 لجلب التعليمة

التالية.



فيكون المخطط النهائي لرسم الحالات مع ترميزها حيث عدد الحالات = 19 حالة والتميز على 5 bit.

■ ملاحظة: ترميز العمليات فيما بعد F_3 (9 حالات) اختياري بحيث يمكننا الترميز بأي طريقة منطقية بحيث يكون الترميز مختلف عن حالات *fetch* الثلاث وأن تكون مراحل (حالات) التعليمة الواحدة متسلسلة بزيادة 1 في التعليمات التي فيها أكثر من حالة.

5. ارسم ممر المعطيات *Data Path* وحدد إشارات التحكم المطلوبة ثم استنتج معادلاتها؟

في هذا الطلب سوف نحتاج إلى ثلاثة أجزاء رئيسية قبل البدء بالرسم:

1. السجلات الموجودة في المعالج ($AR, DR, IR \dots$).

2. الذاكرة (*memory*).


3. الـ *Bus* وهو طريق النقل من وإلى السجلات.

سنقوم بافتراض أن أي عملية نقل يجب أن تحدث باستخدام الـ *Bus* إذ لا يمكن أن نصل سجلين ببعضهما مباشرة دون المرور بـ *Bus*.

سنقوم بالمرور على جميع الحالات الـ 19 ورسم خطوط الوصل من وإلى السجلات.


مثال كيفية الوصل باستخدام الـ $F_1: AR \leftarrow PC \leftarrow BUS$

سنفترض أن الخط الذي على يمين السجل هو الخارج من السجل والخط الذي على يسار السجل هو الداخل إلى السجل فيكون الشكل:




هذا في الحالات العامة ولكن لدينا بعض الحالات الخاصة

في بعض الحالات لا داعي لخروج التعليمات إلى الـ *BUS* إذ يكون التعديل على نفس السجل.



مثال: $PC \leftarrow PC + 1$

هنا سيكون
هناك خط
داخل وهو
الـ *R*



مثال: $AC \leftarrow AC - R$

أي سنقوم برسم دائرة صغيرة في نفس السجل.

عند وجود أكثر من دخل إلى نفس السجل يجب علينا استخدام الناخب (Multiplexer) لانتخاب خرج واحد من جميع حالات الدخل.



تذكر: الـ Multiplexer

عدد المتحكمات: n

حالات الدخل: 2^n

حالات الخرج: 1


أي في لحظة ما يتم انتخاب حالة واحدة من حالات الدخل حسب التعليمات المراد تنفيذها وهذا ما نريده في مثالنا.



الآن ما هي السجلات التي تحتاج إلى ناخب؟


2) *AC*

$AC \leftarrow AC - R$
 $AC \leftarrow A \text{ or } R$



1) *PC*


$PC \leftarrow PC + 1$
 $PC \leftarrow DR(x)$



وبعد الانتهاء من رسم جميع خطوط الدخل والخرج يتبقى لدينا مشكلة واحدة وهي أن جميع السجلات موصولة مع الـ *BUS* في نفس الوقت لذلك علينا إيجاد آلية لتنظيم دخول وخروج المعلومات من وإلى الـ *BUS*.

مشكلة تنظيم خرج السجلات إلى BUS

Tri-state Buffer




سنقوم باستخدام آلية مشابهة للناخب.

وهي الـ *Tri - State Buffer* وهي عبارة عن قاطع *on/off* فعند لحظة ما نجعل قيمة القاطع 1 (*on*) عند السجل الذي نتعامل معه في هذه التعليمات وباقي القواطع جميعها 0 (*off*) وعندها نضمن تنظيم خروج المعلومات إلى BUS دون حصول تداخل ونقوم بوضع الـ *Tri - State Buffer* عند خرج كل سجل يتصل مع الـ BUS (*R, DR, PC, AC*) واثنتين لتنظيم الدخول من وإلى الذاكرة.

مشكلة تنظيم دخل السجلات من BUS

هنا سنقوم باستخدام خط تحكم من أجل كل سجل (*load*) وتكون وظيفته هي السماح بالكتابة على السجل أو منع الكتابة عليه (رفض $\leftarrow 0$, سماح $\leftarrow 1$) نقوم بإرسال 1 للسجل المراد التغيير عليه حسب التعليمات و 0 للباقي.

ويكون شكله:




ولكن كيف نسميه؟ نضع اسم السجل وبجانبه LD (*load*)

$IR \rightarrow IRLD \quad R \rightarrow RLD \quad DR \rightarrow DRLD$

ومنه تكون الرسمة النهائية لعدد المعطيات من الشكل:

$F_1: AR \leftarrow PC$
 $F_2: DR \leftarrow M[AR]; PC \leftarrow PC + 1$
 $F_3: IR \leftarrow DR(OP); AR \leftarrow DR(X)$
 $MOV R: R \leftarrow AC$
 $SUB R: AC \leftarrow AC - R$
 $OR R: AC \leftarrow AC \text{ or } R$
 $LDR D_1: DR \leftarrow M[AR]$
 $LDR D_2: R \leftarrow DR$
 $STAC D_1: DR \leftarrow AC$
 $STAC D_2: M[AR] \leftarrow DR$
 $STR ID_1: DR \leftarrow M[AR]$
 $STR ID_2: AR \leftarrow DR$
 $STR ID_3: DR \leftarrow R$
 $STR ID_4: M[AR] \leftarrow DR$
 $SUB D_1: DR \leftarrow M[AR]$
 $SUB D_2: AC \leftarrow AC - DR$
 $JMP D_1: DR \leftarrow M[AR]$
 $JMP D_2: PC \leftarrow DR(x)$
 DO nothing NOP:



النهاية